



S11 - Modulos de E/S

Auz Juan Diego, Lanchimba Danny, Palomeque Matías, Quillupangui Ana María

2026-07-16

Índice

1. 2026-07-10 Sistemas de Entrada/Salida (Cap. 7 Stallings)	2
1.1. Preguntas y Términos clave (Cue):	2
1.2. Notas (Notes):	2
1.3. Enlaces de Interés	3
1.4. Resumen (Summary):	3
2. 2026-07-10 Funciones de los Módulos de E/S y E/S Programada	4
2.1. Preguntas y Términos clave (Cue):	4
2.2. Notas (Notes):	4
2.2.1. Módulos de E/S	4
2.2.2. E/S Programada	5
2.3. Resumen (Summary):	5
3. 2026-07-10 E/S mediante Interrupción	5
3.1. Preguntas y Términos clave (Cue):	5
3.2. Notas (Notes):	6
3.2.1. Motivación: el problema de la E/S Programada	6
3.2.2. Procesamiento de una interrupción	6
3.2.3. PC y PSW: por qué son importantes	7
3.2.4. Problemas de diseño	7
3.2.5. Ventajas y limitaciones	7
3.3. Resumen (Summary):	7
4. 2026-07-10 Acceso Directo a Memoria (DMA)	8
4.1. Preguntas y Términos clave (Cue):	8
4.2. Notas (Notes):	8
4.2.1. Motivación	8
4.2.2. ¿Qué es el DMA?	8
4.2.3. Información que recibe del CPU	9
4.2.4. DMA vs. interrupción	9
4.2.5. Configuraciones del DMA	9
4.2.6. Controlador Intel 8237A	9
4.2.7. Secuencia de transferencia	9
4.2.8. Canales y registros	10
4.3. Resumen (Summary):	10
5. TODO Mis Tareas [0 %]	10

1. 2026-07-10 Sistemas de Entrada/Salida (Cap. 7 Stallings)

1.1. Preguntas y Términos clave (Cue):

arquitectura de E/S

módulo de E/S

dispositivo periférico

código IRA

buffer

transductor

TODO ¿por qué el buffer típico es de 8 a 16 bits y no más grande?

1.2. Notas (Notes):

- La **arquitectura de E/S** es la interfaz del computador con el exterior
 - Controla la interacción con periféricos
 - Da al SO la info necesaria para gestionarlos
- **3 técnicas principales de E/S**
 1. E/S Programada
 2. E/S mediante interrupciones
 3. Acceso directo a memoria (DMA)
- **Módulo de E/S:** tercer elemento clave junto al procesador y la memoria
 - No es solo un conector mecánico, tiene "inteligencia" (lógica)
 - Función 1: interfaz procesador con memoria vía bus del sistema
 - Función 2: interfaz con uno o más periféricos vía enlaces específicos
- **¿Por qué no conectar los periféricos directamente al bus?**
 - Gran variedad de periféricos, funcionamiento muy distinto
 - Velocidades desincronizadas (unos más lentos, otros más rápidos que memoria/CPU)
 - Formatos y tamaños de palabra distintos
- **Dispositivos externos**
 - Se conectan al módulo de E/S mediante un enlace
 - El enlace transporta señales de: control, estado, datos
 - Clasificación:
 1. Interacción con humanos (VDT, impresoras)
 2. Interacción con máquinas (discos, cintas, sensores, actuadores)
 3. De comunicación (dispositivos remotos)
- **Señales de control:** determinan la función del dispositivo
 - ENTRADA/LECTURA ("INPUT/READ")

- SALIDA/ESCRITURA (.°UTPUT/"WRITE")
- Indicar estado o función de control particular (ej. posicionar cabeza de disco)
- **Señales de estado y datos**
 - Datos: bits enviados/recibidos del módulo de E/S
 - Estado: LISTO / NO-LISTO (READY/"NOT-READY")
- **Componentes internos del dispositivo externo**
 - Lógica de control: controla la operación según órdenes del módulo de E/S
 - Transductor: convierte señales eléctricas <-> otra forma de energía
 - Buffer: almacena temporalmente el dato en tránsito (típico 8-16 bits)
- **Teclado/Monitor:** forma más común de interacción usuario-computador
 - Unidad básica de intercambio: el carácter
 - Flujo entrada: tecla -> transductor -> código IRA -> módulo de E/S
 - Flujo salida: módulo de E/S -> código IRA -> transductor -> carácter en pantalla
- **Código IRA**
 - 7 bits -> 128 caracteres posibles (similar a ASCII)
 - Dos tipos: imprimibles (letras, números) y de control (ej. retorno de carro)
 - Ejemplo: letra K = 1001011
 - El código IRA suele almacenarse con 8 bits (octeto/byte), el octavo bit es de paridad
- **Controlador de Disco (Disk Drive)**
 - Contiene la electrónica para intercambiar señales de datos/control/estado con el módulo de E/S
 - Controla el mecanismo de lectura/escritura
 - Tipos:
 1. Cabeza fija: transductor convierte patrones magnéticos <-> bits del buffer
 2. Cabeza móvil: además mueve el brazo radialmente sobre la superficie del disco

1.3. Enlaces de Interés

- Stallings, W. **Organización y Arquitectura de Computadores**, 7ma ed., Cap. 7

1.4. Resumen (Summary):

El módulo de E/S es el tercer componente clave de un computador (junto al procesador y la memoria) y actúa como intermediario inteligente entre el bus del sistema y los periféricos, evitando conectar estos últimos directamente debido a su gran variedad, distintas velocidades y formatos de datos. Los dispositivos externos se clasifican según su interacción (humanos, máquinas, comunicación) y se comunican mediante señales de control, estado y datos, procesadas internamente por lógica de control, transductor y buffer. Dos ejemplos concretos son el par teclado/monitor, que usa el código IRA de 7 bits (128 caracteres) para representar cada carácter, y el controlador de disco, que puede ser de cabeza fija o móvil según cómo mueva el transductor sobre la superficie magnética.

2. 2026-07-10 Funciones de los Módulos de E/S y E/S Programada

2.1. Preguntas y Términos clave (Cue):

- ¿Cuál es la función de un módulo de E/S?
- ¿Por qué se necesita un módulo de E/S entre CPU y periféricos?
- ¿Qué es la E/S programada?
- ¿Qué es el polling?
- ¿Cuáles son las órdenes de E/S?

Términos clave:

- Módulo de E/S
- Buffer
- Registro de estado
- Registro de control
- Polling
- E/S programada
- Decodificación
- Procesador

2.2. Notas (Notes):

2.2.1. Módulos de E/S

El módulo de E/S permite la comunicación entre el procesador y los dispositivos externos.

Funciones principales:

- Control y Temporización
- Comunicación con el procesador.
- Comunicación con periféricos.
- Almacenamiento temporal de datos mediante buffers.
- Detección de errores.

El buffer permite compensar diferencias de velocidad entre la CPU, memoria y dispositivos externos.

El procesador se comunica con un módulo de E/S con los siguientes pasos:

1. Primero consulta al módulo para conocer el estado del dispositivo
2. El módulo responde si está listo o está ocupado
3. Si el dispositivo está preparado, el procesador solicita la transferencia del dato
4. El módulo obtiene la información del dispositivo externo.
5. El módulo envía el dato hacia el procesador

La comunicación entre el procesador y el módulo de E/S implica varios aspectos importantes -Decodificación de ordenes -Datos -Información de estado -Reconocimiento de Dirección

2.2.2. E/S Programada

La E/S programada es una técnica donde la CPU controla directamente la operación de entrada/salida.
Funcionamiento:

1. La CPU envía una orden al módulo de E/S.
2. El módulo ejecuta la operación solicitada.
3. La CPU consulta constantemente el estado del dispositivo.
4. Se transfieren los datos cuando el dispositivo está listo.

Este proceso se conoce como polling.

Órdenes principales de E/S:

- Control: ejecuta acciones sobre el dispositivo.
- Test: consulta el estado del dispositivo.
- Lectura: obtiene datos del periférico.
- Escritura: envía datos al periférico.

Si bien la E/S Programada podría parecer una técnica efectiva, mantiene a la CPU en constante incertidumbre. Esto hace que el procesador pierda tiempo teniendo que consultar al módulo de E/S cada cierto tiempo si está disponible, tiempo que podría ser aprovechado de otra manera.

2.3. Resumen (Summary):

Los módulos de E/S actúan como intermediarios entre el procesador y los dispositivos externos, permitiendo controlar la comunicación, almacenar datos temporalmente y detectar errores.

La E/S programada permite realizar transferencias mediante el control directo de la CPU, pero presenta la desventaja de mantener al procesador ocupado consultando continuamente el estado del dispositivo.

3. 2026-07-10 E/S mediante Interrupción

3.1. Preguntas y Términos clave (Cue):

- ¿Qué problema resuelve la E/S mediante interrupción?
- ¿En qué se diferencia de la E/S programada?
- ¿Qué sucede cuando llega una señal de interrupción?
- ¿Por qué se guarda el PC y el PSW antes de atender la interrupción?
- ¿Qué es el PSW?
- ¿Qué hace la rutina de servicio de interrupción?
- ¿Cómo sabe el procesador cuál dispositivo interrumpió?
- ¿Qué es el daisy chain?

Términos clave:

- Interrupción
- Señal de interrupción

- Rutina de servicio de interrupción (ISR)
- PC (Program Counter)
- PSW (Palabra de Estado del Programa)
- Pila de control
- Polling de identificación
- Daisy chain
- Arbitraje de bus
- Niveles de prioridad

3.2. Notas (Notes):

3.2.1. Motivación: el problema de la E/S Programada

En la E/S Programada, el CPU consulta continuamente el estado del módulo de E/S (polling), desperdi-
ciando ciclos de reloj.

La E/S mediante interrupción invierte el control:

- El CPU envía la orden y **continúa con otra tarea**.
- El módulo de E/S **avisa** al procesador cuando el dato está listo.

E/S Programada	E/S por Interrupciones
CPU pregunta sin parar	Dispositivo avisa al CPU
CPU bloqueado	CPU libre para otras tareas
Espera activa	Espera pasiva

3.2.2. Procesamiento de una interrupción

Fase de **hardware** (automática):

1. El dispositivo envía una señal de interrupción al procesador.
2. El CPU termina la instrucción en curso (no la corta a la mitad).
3. El CPU envía señal de reconocimiento; el dispositivo apaga su señal.
4. El CPU guarda en la pila: el **PC** (dónde iba el programa) y el **PSW** (estado interno del procesador — banderas, modo, etc.).
5. El CPU carga el PC con la dirección de la rutina de interrupción (ISR).

Fase de **software** (rutina de servicio):

1. La ISR guarda los registros del procesador que va a usar.
2. Se procesa la interrupción: lee el dato, lo transfiere a memoria, comprueba errores.
3. Se restauran los registros del procesador.
4. Se restauran PC y PSW desde la pila -> el programa original continúa exactamente donde se quedó.

3.2.3. PC y PSW: por qué son importantes

- **PC (Program Counter):** guarda la dirección de la siguiente instrucción a ejecutar. Si no se salva, el programa no sabe dónde continuar.
- **PSW (Palabra de Estado del Programa):** contiene banderas y el estado interno del procesador. Sin él, el estado del programa queda corrupto.

Analogía: son como un marcapáginas — permiten cerrar el libro (programa actual), atender la interrupción y volver exactamente a la misma página.

3.2.4. Problemas de diseño

¿Cómo identifica el CPU cuál dispositivo interrumpió?

Cuatro técnicas:

1. **Múltiples líneas de interrupción:** cada dispositivo tiene su propia línea física al CPU.
2. **Consulta de software (polling):** el CPU pregunta uno por uno a cada módulo hasta encontrar al responsable.
3. **Conexión en cadena (daisy chain):** los módulos están en serie; la señal de reconocimiento pasa de uno a otro hasta que el responsable la detiene.
4. **Arbitraje de bus:** los módulos compiten por el bus; quien lo obtiene se identifica.

¿A cuál atender primero si llegan varias interrupciones a la vez?

Se asignan **niveles de prioridad** a cada dispositivo:

- Mayor prioridad ->se atiende primero.
- Las de menor prioridad quedan pendientes.

3.2.5. Ventajas y limitaciones

Ventaja frente a E/S Programada:

- El CPU ya no pierde tiempo en espera activa.

Limitación frente a DMA:

- El CPU sigue siendo quien transfiere los datos, palabra por palabra.
- Cada interrupción tiene un costo: guardar y restaurar contexto (registros, PC, PSW).
- Para grandes volúmenes de datos, esto sigue siendo ineficiente ->se requiere DMA.

3.3. Resumen (Summary):

La E/S mediante interrupción resuelve el desperdicio de la E/S programada permitiendo que el CPU continúe ejecutando instrucciones mientras espera al periférico: es el dispositivo quien interrumpe al procesador cuando el dato está listo. Al atender la interrupción, el hardware guarda automáticamente el PC y el PSW en la pila para poder retomar el programa original una vez finalizada la rutina de servicio. Para identificar qué dispositivo interrumpió se usan técnicas como polling de software, daisy chain o arbitraje de bus, y cuando llegan varias interrupciones simultáneas se resuelven mediante niveles de prioridad.

4. 2026-07-10 Acceso Directo a Memoria (DMA)

4.1. Preguntas y Términos clave (Cue):

- ¿Qué es el DMA y por qué surge?
- ¿Qué problemas tienen la E/S programada y por interrupciones?
- ¿Qué es el Cycle Stealing?
- ¿Qué información proporciona el CPU al DMA?
- ¿En qué se diferencia el DMA de una interrupción?
- ¿Qué configuraciones de DMA existen?
- ¿Qué es el Intel 8237A y por qué se llama "fly-by"?
- ¿Qué señales utiliza?
- ¿Cuántos canales y registros tiene?

Términos clave:

- DMA
- Cycle Stealing
- HOLD / HLDA
- DREQ / DACK
- Controlador fly-by
- Canal DMA
- Registros: Orden, Estado, Modo y Máscara

4.2. Notas (Notes):

4.2.1. Motivación

La E/S programada y por interrupciones presentan dos limitaciones:

- La velocidad depende del procesador.
- El CPU participa en cada transferencia.

Para mover grandes cantidades de datos se utiliza el DMA.

4.2.2. ¿Qué es el DMA?

El DMA permite transferir datos entre memoria y dispositivos de E/S sin la intervención constante del CPU.

Proceso:

1. Solicita el control del bus.
2. Realiza la transferencia.
3. Devuelve el bus al procesador.

Puede usar el bus cuando el CPU no lo ocupa o mediante **Cycle Stealing**, donde toma temporalmente el bus para realizar una transferencia.

4.2.3. Información que recibe del CPU

Antes de iniciar la transferencia, el CPU indica:

- Lectura o escritura.
- Dispositivo de E/S.
- Dirección inicial de memoria.
- Cantidad de datos a transferir.

Después de configurarlo, el CPU solo interviene al inicio y al final.

4.2.4. DMA vs. interrupción

El DMA detiene al procesador solo durante un ciclo de bus.

- No guarda contexto.
- No utiliza PSW ni pila.

Las interrupciones solo se atienden al finalizar una instrucción; el DMA puede tomar el bus entre ciclos de bus.

4.2.5. Configuraciones del DMA

- **Bus único, DMA independiente:** todos comparten el mismo bus.
- **Bus único, DMA-E/S integrados:** los periféricos se conectan directamente al DMA.
- **DMA con bus de E/S propio:** el DMA administra un bus exclusivo para los periféricos.

4.2.6. Controlador Intel 8237A

Controlador DMA para computadores con procesadores de la familia 80x86.

Se denomina **fly-by** porque los datos viajan directamente entre memoria y periférico; el controlador solo coordina la transferencia.

Señales:

- **HOLD / HLDA:** comunicación entre DMA y CPU.
 - **DREQ / DACK:** comunicación entre periférico y DMA.

4.2.7. Secuencia de transferencia

1. El periférico envía DREQ.
2. El DMA solicita el bus (HRQ).
3. La CPU responde con HLDA.
4. El DMA activa DACK.
5. Transfiere los datos y decrementa el contador.
6. Al finalizar, libera el bus.

4.2.8. Canales y registros

- Cuatro canales DMA (0–3), programables de forma independiente.
- Cinco registros principales: Orden, Estado, Modo, Máscara simple y Máscara completa.

4.3. Resumen (Summary):

El DMA permite transferir datos entre memoria y dispositivos de E/S sin la intervención constante del procesador, mejorando el rendimiento frente a la E/S programada y por interrupciones. El Intel 8237A coordina estas transferencias mediante las señales HOLD/HLDA y DREQ/DACK, utilizando cuatro canales y cinco registros de control.

5. TODO Mis Tareas [0 %]

- ☐ Leer este documento
- ☐ Escribir el resumen de la exposición 7